PCI_EXPRESS_LINK_CAPABILITIES_REGISTER união (ntddk.h)
A estrutura PCI_EXPRESS_LINK_CAPABILITIES_REGISTER descreve um registro de funcionalidades de link do PCI Express (PCIe) de uma estrutura de funcionalidade pcie.
Sintaxe
typedef union _PCI_EXPRESS_LINK_CAPABILITIES_REGISTER {
struct {
ULONG MaximumLinkSpeed :4;
ULONG MaximumLinkWidth :6;
ULONG ActiveStatePMSupport :2;
ULONG L0sExitLatency :3;
ULONG L1ExitLatency :3;
ULONG ClockPowerManagement :1;
ULONG SurpriseDownErrorReportingCapable :1;
ULONG DataLinkLayerActiveReportingCapable :1;
ULONG LinkBandwidthNotificationCapability:1;
ULONG AspmOptionalityCompliance:1;
ULONG Rsvd :1;
ULONG PortNumber :8;
};
ULONG AsULONG;
} PCI_EXPRESS_LINK_CAPABILITIES_REGISTER, *PPCI_EXPRESS_LINK_CAPABILITIES_REGISTER;
Membros
DUMMYSTRUCTNAME
DUMMYSTRUCTNAME.MaximumLinkSpeed
A velocidade máxima do link do PCIe (quando PCI_EXPRESS_LINK_CAPABILITIES_2_REGISTER não é implementado ou o valor de SupportedLinkSpeedsVector é 0). Se PCI_EXPRESS_LINK_CAPABILITIES_2_REGISTER for implementado, SupportedLinkSpeedsVector será usado e MaximumLinkSpeed será desconsiderado no Windows.
Valor | Descrição |
---|---|
1 | 2,5 GT/s |
2 | 5,0 GT/s |
Todos os outros valores | Reservado |
DUMMYSTRUCTNAME.MaximumLinkWidth
A largura máxima do link (número de pistas) implementada pelo componente. Os valores possíveis são:
Valor | Descrição |
---|---|
1 | x1 (1 pista) |
2 | x2 (2 pistas) |
4 | x4 (4 pistas) |
8 | x8 (8 pistas) |
12 | x12 (12 pistas) |
16 | x16 (16 pistas) |
32 | x32 (32 pistas) |
Todos os outros valores | Reservado. |
DUMMYSTRUCTNAME.ActiveStatePMSupport
O nível de gerenciamento de energia de estado ativo com suporte no link PCIe. Os valores possíveis são:
Valor | Descrição |
---|---|
L0sEntrySupport | Há suporte para L0s. |
L0sAndL1EntrySupport | Há suporte para L0s e L1. |
Todos os outros valores | Reservado. |
DUMMYSTRUCTNAME.L0sExitLatency
Os L0s saem da latência para o link PCIe. Esse valor indica o período de tempo que essa porta requer para concluir uma transição de L0s para L0.
Valor | Descrição |
---|---|
L0s_Below64ns | Menos de 64 nanossegundos |
L0s_64ns_128ns | 64 nanossegundos a 128 nanossegundos |
L0s_128ns_256ns | 128 nanossegundos a 256 nanossegundos |
L0s_256ns_512ns | 256 nanossegundos a 512 nanossegundos |
L0s_512ns_1us | 512 nanossegundos a 1 microssegundo |
L0s_1us_2us | 1 microssegundo a 2 microssegundos |
L0s_2us_4us | 2 microssegundos a 4 microssegundos |
L0s_Above4us | Mais de 4 microssegundos |
DUMMYSTRUCTNAME.L1ExitLatency
A latência de saída L1 para o link PCIe. Esse valor indica o período de tempo que essa porta requer para concluir uma transição de L1 para L0.
Valor | Descrição |
---|---|
L1_Below1us | Menos de 1 microssegundo |
L1_1us_2us | 1 microssegundo a 2 microssegundos |
L1_2us_4us | 2 microssegundos a 4 microssegundos |
L1_4us_8us | 4 microssegundos a 8 microssegundos |
L1_8us_16us | 8 microssegundos a 16 microssegundos |
L1_16us_32us | 16 microssegundos a 32 microssegundos |
L1_32us_64us | 32 microssegundos a 64 microssegundos |
L1_Above64us | Mais de 64 microssegundos |
Esse valor será ignorado se o membro ActiveStatePMSupport não estiver definido como L0sAndL1EntrySupport.
DUMMYSTRUCTNAME.ClockPowerManagement
Um único bit que indica que o componente dá suporte ao gerenciamento de energia do relógio.
DUMMYSTRUCTNAME.SurpriseDownErrorReportingCapable
Um único bit que indica que o componente dá suporte à capacidade opcional de detectar e relatar uma condição de erro surpresa. Esse bit só se aplica a portas downstream.
DUMMYSTRUCTNAME.DataLinkLayerActiveReportingCapable
Um único bit que indica que o componente dá suporte à capacidade opcional de relatar o estado ativo do link de dados do controle de link de dados e do computador de estado de gerenciamento. Esse bit só se aplica a portas downstream. As portas downstream compatíveis com hot-plug devem dar suporte a essa funcionalidade.
DUMMYSTRUCTNAME.LinkBandwidthNotificationCapability
DUMMYSTRUCTNAME.AspmOptionalityCompliance
DUMMYSTRUCTNAME.Rsvd
Reservado.
DUMMYSTRUCTNAME.PortNumber
O número da porta PCIe para o link PCIe.
AsULONG
Uma representação ULONG do conteúdo da estrutura PCI_EXPRESS_LINK_CAPABILITIES_REGISTER .
Comentários
A estrutura PCI_EXPRESS_LINK_CAPABILITIES_REGISTER está disponível no Windows Server 2008 e versões posteriores do Windows.
Uma estrutura PCI_EXPRESS_LINK_CAPABILITIES_REGISTER está contida na estrutura PCI_EXPRESS_CAPABILITY_REGISTER .
Requisitos
Requisito | Valor |
---|---|
Cabeçalho | ntddk.h (inclua Ntddk.h, Miniport.h) |